ТиССУТС вопросы для подготовки к зачету 6 семестр(2016)

Вопросы для подготовки к зачету по дисциплине СТПМЭУ 7 семестр

Теоретическая часть
Микросхем памяти. Типы микросхем памяти: ПЗУ, ППЗУ, ОЗУ. Микросхемы ПЗУ стандартных серий: К155РЕ3, КР556РТ4. Увеличение разрядности микросхем ПЗУ. Применение микросхем ПЗУ: замена комбинационных схем, арифметические вычислители, дешифратор семисегментного индикатора, генератор импульсных последовательностей. Внутренняя структура ПЗУ: диодный ПЗУ, ПЗУ на МОП-транзисторах, структура ПЗУ с двумерным декодированием.
Типы ОЗУ: динамическое ОЗУ, статическое ОЗУ. Ячейка памяти ОЗУ. Микросхемы ОЗУ стандартных серий: К155РУ7, КР541РУ2. Увеличение разрядности микросхем ОЗУ. Способы организации схем с ОЗУ: ОЗУ с произвольным доступом, ОЗУ с последовательным доступом ( буферы FIFO и LIFO). Функциональная схема буферов FIFO и LIFO.
Классификация цифровых микросхем. Место ПЛИС и БМК в структуре цифровых микросхем.
Разновидности и структура БМК. Маршрут проектирования схем с использованием БМК.
Структура программируемых логических матриц (ПЛМ). Возможности ПЛМ. Проектирование цифровых устройств при помощи ПЛМ. Структура программируемой матрицы логики (ПМЛ). Возможности ПМЛ. Проектирование цифровых устройств при помощи ПМЛ. Внутренняя структура программируемых логических устройств (ПЛУ), построенных по биполярной и КМОП технологиям.
Структура ПЛУ с памятью на примере микросхемы PAL16R8. Возможности ПЛУ с памятью. ПЛУ типа GAL, отличие от ПЛУ PAL16R8. Возможности конфигурирования ПЛУ типа GAL. Временные характеристики ПЛУ.
Архитектура CPLD на примере семейства MAX3000A фирмы Altera. Структура макроячейки. Реализация логических функций с большим количеством входов. Структура программируемой матрицы соединений. Структура блока ввода/вывода. Временная модель CPLD. Расчет потребляемой мощности CPLD.
Архитектура FPGA на примере семейства Cyclone II фирмы Altera. Структура логической ячейки. Нормальный и арифметический режим логической ячейки. Система синхронизации и PLL. Структура встроенных блоков памяти. Структура встроенного умножителя. Структура блока ввода/вывода. Назначение банков ввода вывода.
Стандарты логических интерфейсов. Низковольтные стандарты ТТЛ и КМОП и их сопряжение. Стандарты с опорным напряжением на примере GTL, их отличие от стандартов ТТЛ и КМОП. Дифференциальные стандарты на примере LVDS, PECL, CML, их отличие от стандартов ТТЛ и КМОП.
Классификация резисторов. Типы конструкции резисторов: пленочный выводной резистор, проволочный выводной резистор, объемный выводной резистор, пленочный безвыводной резистор. Эквивалентная электрическая схема резистора. Параметры резисторов: номинальное сопротивление и его допустимое отклонение, номинальная мощность рассеяния, предельное рабочее напряжение, ТКС, шум резистора.
Классификация конденсаторов. Типы конструкции конденсаторов: пакетная, дисковая, многослойная (секционная), рулонная. Эквивалентная электрическая схема конденсатора. Параметры конденсаторов: номинальная емкость и ее допустимое отклонение, номинальное рабочее напряжение, ТКЕ, тангенс угла потерь.
Классификация индуктивностей. Типы конструкции индуктивностей: соленоидная, тороидальная, безвыводная (ЧИП), планарная. Эквивалентная электрическая схема индуктивности. Параметры индуктивности: номинальная индуктивность и ее допустимое отклонение, номинальный рабочий ток, добротность, сопротивление постоянному току.
Источники питания. Классификация источников питания. Параметры источников питания. Принцип работы линейного стабилизатора. Параметрический стабилизатор на стабилитроне. Параметрический стабилизатор на транзисторе. Компенсационный стабилизатор. Интегральный компенсационный стабилизатор.
Принцип работы понижающего импульсного стабилизатора. Принцип работы повышающего импульсного стабилизатора. Назначение и принцип работы микросхем управления импульсными преобразователями.
Тепловой расчет на основе метода эквивалентного теплового сопротивления.
Классификация последовательных интерфейсов связи: синхронные, асинхронные. Отличие последовательных интерфейсов связи от параллельных. Принцип работы интерфейса UART, его параметры.
Интерфейс SPI, основные параметры, принцип передачи данных, способы соединения устройств, режимы работы. Интерфейс I2C, основные параметры, принцип передачи данных, формат кадра, режимы работы.
ЦАП, назначение, основные характеристики. Типы ЦАП: на основе ШИМ, ЦАП с суммированием токов, ЦАП по схеме R-2R, параллельный ЦАП с суммированием напряжений. Интерфейсы ЦАП.

Практическая часть
1. Языки описания аппаратуры, история появления. Возможности языка VHDL. Способы описания аппаратуры: поведенческая и структурная. Этапы проектирования с использованием VHDL.
2. Интерфейс и архитектура проекта. Объекты языка VHDL: константы, переменные, сигналы. Типы данных. Назначение типа std_logic. Операции языка VHDL. Атрибуты языка VHDL.
3. Параллельные операторы: установка значения, условная установка значения (when-else), выборочное назначение (select), оператор подключения компонента (component), оператор конкретизации компонента (port map), оператор процесса (process).
4. Последовательные операторы: оператор присваивания, оператор условного присваивания (if-else), оператор ожидания события (wait), оператор цикла (loop), оператор множественного выбора (case).
5. Назначение test bench, принципы их написания. Синтезируемое подмножество языка VHDL.
6. Описание комбинационных устройств на языке VHDL: шифраторы, дешифраторы, мультиплексоры, демультиплексоры, сумматоры, компараторы, умножители, логические элементы.
7. Описание элементов с памятью на языке VHDL: триггеры, параллельные и сдвиговые регистры, счетчики.
8. Описание постоянной и оперативной памяти на языке VHDL.
9. Описание синхронных тактируемых автоматов на языке VHDL.

Пример практического задания:
1. Привести описание устройства, формирующий импульс с длительностью, задаваемой входным кодом с запуском по уровню управляющего сигнала.
15

Приложенные файлы

  • doc 23946045
    Размер файла: 41 kB Загрузок: 0

Добавить комментарий